Verilog로 작성된 라이브러리
axis_udp
이 저장소에는 64비트 AXI-Stream 인터페이스가 있는 UDP/IP 스택의 간단한 구현이 포함되어 있습니다. ICMP 및 ARP 요청은 부분적으로 지원됩니다. 이 프로젝트는 10G 이더넷 MAC IP 코어가 있는 Xilinx 7 시리즈 FPGA에서 테스트되었습니다.
- 12
- MIT
ULX3S_FPGA_Camera_Streaming
ULX3S FPGA 보드를 사용하여 OV7670 카메라를 스트리밍하기 위한 Verilog 디자인 파일 및 Icestudio 파일.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
ULX3S FPGA 보드를 사용하는 OV7670 카메라로 Sobel Edge Detection을 위한 Verilog 디자인 파일 및 Icestudio 파일.
- 8
- MIT
USBKeyboard
Interfaz directa con teclados USB en Verilog con control de los Leds de teclado y conversion a PS/2..
- 8